基于ＦＰＧＡ的高阶ＱＡＭ调制器的实现

摘 要：针对全数字正交幅度(QAM)调制技术在数字微波通信系统中的应用,以64QAM为例提出了一种全数字实现的调制系统结构方案,基于QuartusⅡ及Matlab软件开发平台,用原理图和Verilog HDL语言相结合的方法实现了高阶QAM调制器的各个模块的FPGA设计。由于256QAM与64QAM具有相同的矩形星座图,通过修改Verilog HDL程序可以适应256制式的QAM调制。



关键词：MQAM；成形滤波；DDS；调制；FPGA

中图分类号：TN925.32 文献标识码：B

文章编号：1004-373X(2008)09-013-03

Implementation of High Order QAM Modulator Based on FPGA



LIU Jie,LI He

(Guilin University of Electronic Technology,Guilin,541004,China)



Abstract：Aming at the application of QAM modulation technique in the digital wave communication system,this paper introduces the structure scheme of MQAM system which takes 64QAM for example.The design is simulated in QuartusII and Matlab software development platform.The FPGA design of each module of 64QAM and its modulate system is carried out with the method of schematic-based design and Verilog HDL-based design .Because the 256 QAM and 64 QAM has the same rectangle constellation.So this design can adapt to 256QAM modulation through revising the Verilog HDL program.



Keywords：MQAM;shaping filter;DDS;modulate;FPGA

1 引 言

多电平正交幅度调制MQAM (Multilevel Quadrature Amplitude Modulation)是一种振幅和相位相结合的高阶调制方式,具有较高的频带利用率和较好的功率利用率。因为单独使用振幅和相位携带信息时,不能最充分利用信号平面,这可由调制信号星座图中信号矢量端点的分布直观观察到。多进制振幅键控(MASK) 调制时,矢量端点在一条轴上分布； 多进制相位键控(MPSK)调制时,矢量点在一个圆上分布。随着进制数M的增大,这些矢量端点之间的最小距离也随之减少。而MQAM采用振幅和相位联合键控调制,他能充分利用整个信号平面,将矢量端点重新合理地分布,在不减小最小距离的情况下,增加信号的端点数；在相同信号端点数的情况下,矢量端点之间的最小距离增加。因此,MQAM是一种高效的调制方式,被广泛应用于中、大容量数字微波通信系统、有线电视网络高数据传输、卫星通信等领域。本文首先介绍了MQAM调制解调的基本原理,然后以64QAM为例,介绍了一种全数字实现的调制系统结构方案,并给出了解调器的具体FPGA实现方法及关键技术。

2 MQAM调制原理

所谓正交振幅调制,就是用两个独立的基带波形对两个相互正交的同频载波进行抑制载波的双边带调制,利用这种已调信号在同一带宽内频谱的正交性来实现两路并行的数字信息传输。MQAM信号的一般表达式为:



y(t)=Amcos ω0t+Bmsin ω0t, 0

(1)



式(1)由两个相互正交的载波构成,每个载波被一组离散的振幅{Am},{Bm}所调制,故称这种调制方式为正交振幅调制。式中T为码元宽度,m=1,2,…,L,L为Am和Bm的电平数。MQAM中Am和Bm振幅可以表示成：



Am=dmABm=emA

(2)



式中：A是固定的振幅,dm,em由输入数据确定,dm,em决定了已调MQAM信号在信号空间中的坐标点。在调制过程中,载波的振幅与相位都发生了变化,因此,已调信号矢量星座图中每一个坐标点代表了一种编码组合,同时也代表了正交信号矢量合成后的不同的相位及电平,第i个信号可用数学描述为：



Si=Aicos(ω0t+φi) i=1,2,…,M

(3)



因此每一个坐标点也由Ai和φi惟一确定。

3 64QAM调制器系统设计

图1给出了全数字实现的64QAM调制器的电路原理结构。除D/A变换外,每个功能模块都用FPGA实现。扰码、串并转换和差分编码采用原理图的方法进行设计,电平转换及星座图映射采用查表法(LUT)进行设计。本设计的难点为成形滤波器和基于DDS的正交调制器实现,下面重点描述成形滤波器和基于DDS的正交调制器的实现方法。

图1 数字64QAM调制器组成框图

3.1 成形滤波器的设计

为了让信号在带限的信道中传输,提高频谱利用率,通常在发送端把信号经过成形滤波器进行带限,由此就会引入码间干扰。为有效地减少码间干扰,按照最佳接收理论,收发基带滤波器应共轭匹配,设计时收发基带滤波器采用均方根升余弦滚降滤波器即能满足要求。

在实际电路设计中采用具有线性相位的FIR滤波器来实现均方根升余弦滚降特性的成形滤波器。一个N阶FIR滤波器的差分方程表达式为：



y(n)=∑N－1k=0h(k)x(n－k)

(4)



线性相位的FIR滤波器的系数是偶对称或奇对称的,利用系数的对称性可减少乘法器的数量,本系统采用N为偶数且系数偶对称的线性相位的FIR滤波器。滤波器系数是一个固定的值,根据均方根升余弦的冲击响应特性,利用Matlab软件可直接生成FIR数字滤波器系数h k(k=0,1,…,N-1)。所以滤波器的乘法都是固定系数的乘法。

本设计采用分布式算法(DA)原理,利用FPGA查找表代替乘法器来实现FIR滤波器,其基本思想如下：

假设输入信号数据位为B位,则滤波器在n时刻的第k个输入为：



xk(n)=∑B－1b=0xkb2b



其中,xkb∈［0,1］,若滤波器的阶数为N,抽头系数为hk(k=0,1,…,N-1),则输出信号为：



y(n)=∑N－1k=0hkxk(n)=∑N－1k=0hk∑B－1b=0xkb2b 

=∑B－1b=0［∑N－1k=0hkxkb］2b=∑B－1b=0sumb•2b

(5)



从式(5)可以看出,FIR滤波器中乘加单元的运算是算法核心。如果建立一个查找表(Look Up Table,LUT),表中数据由所有固定系数(h0,h1,…,hN-1)的所有加的组合构成(和用sumb表示,b∈［0,B- 1］),那么,用N位输入数据构成的N位地址去寻址LUT,如果N位都为1,则LUT的输出是N位系数的和,如果N位中有0,则其对应的系数将从和中去掉。这样乘加运算就变成了查表操作。整数乘以2b可以通过左移b位实现。

对于本系统,码元速率为2592 Mbaud,滚降系数选取为05,抽头个数取N=16,抽头系数精度取10 b,输入数据为4 b,输出精度取9 b。仿真结果如图2所示。

图2 仿真结果

从图2可以看出：码元速率为2592 Mbaud的基带信号经成形滤波后,频谱被限制在20 MHz范围内。

3.2 正交调制器的设计

经成形滤波后的两路基带信号分别对DDS(Direct Digital Synthesizer)产生的两路正交的载波进行调制,然后进行矢量相加形成调制信号输出。DDS的FPGA实现框图如图3所示。

图3 DDS的实现框图

DDS的基本原理是利用采样定理,利用查找表法产生波形。相位累加器是DDS系统的核心部分,每来一个时钟脉冲,累加器将频率控制字M与相位寄存器输出的累加相位数据相加,把相加后的结果送至相位寄存器的数据输入端；相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端,以使累加器在下一个时钟的作用下继续与频率控制数据相加。这样,相位累加器在参考时钟的作用下,进行线性相位累加,当累加器累加满量时就会产生一次溢出,完成一个周期性的动作,这个周期就是DDS合成信号的一个频率周期,累加器的溢出频率就是DDS 输出的信号频率。

用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可以把存储在波形存储器内的波形抽样值经查找表查出,完成相位到幅值转换。ROM设计的关键问题是进行初始化,就是将正弦波的二进制幅度码按一定的格式输入到存储器初始化(.mif)文件,此文件可以C语言或者Matlab语言程序生成。 

DDS系统输出信号的频率为f0=fclk×M/2N,频率分辨率为Δf=fclk/2N,当M=2N-1时,DDS最高的基波合成频率为f0max=fclk/2。对于本系统,时钟频率fclk=155520 MHz,N取12。仿真结果如图4所示。

由于两个正交本振的形成是通过Matlab运算得到的查找表,所以由DDS得到的载频不存在幅度差异,理论上

其正交性也完全可以得到保证,但由于存储精度的影响,存在量化误差。

图4 DDS输出波形图

4 系统设计与仿真

根据以上各模块单元的设计,构成64QAM调制器的顶层文件如图5所示。运用QuartusⅡ及Matlab软件实现64QAM调制器仿真,仿真结果如图6所示。

图5 64QAM调制器的顶层模块图

图6 64QAM调制波形图

5 结 语

本文介绍了用FPGA实现全数字高阶QAM调制器的思想和方法,采用原理图和Verilog语言,用可编程芯片StratixⅡ系列中的EP2S30F484C3实现了整个设计,结果表明符合设计要求。为进一步的研究和设计全数字高阶QAM系统打下了良好的基础。

参 考 文 献

［1］于风云,张平.QAM调制与解调的全数字实现［J］.现代电子技术,2005,28(3):53-55.



［2］Webb W T,Hanzo L.Modern Quadrature Amplitude Modulation Principles and Application for Fixed and Wireless Communications［M］.Psscataway,NJ:IEEE Press,1994.



［3］傅海阳.SDH数字微波传输系统［M］.北京:人民邮电出版社,1998.



［4］潘松,黄继业.EDA技术实用教程\[M\].北京:科学出版社,2002.



［5］Vesma Jussi,Saramaki Tapio.Interpolation Filters with Arbitrary Frequency Response for All-digital Receivers［J］,IEEE,1996:568-571.



［6］王旭东,潘广桢.Matlab及其在FPGA中的应用［M］.北京:国防工业出版社,2006.



［7］褚振勇,翁木云.FPGA设计及应用［M］.西安:西安电子科技大学出版社,2002.

作者简介 刘 洁 女,1982年出生，桂林电子科技大学硕士研究生。研究方向为移动通信与个人通信。

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。